⑩ 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許 公報 (A)

昭59—126672

⑤Int. Cl.³
H 01 L 29/78
// H 01 L 29/62

識別記号

庁内整理番号 7377—5 F 7638—5 F 砂公開 昭和59年(1984)7月21日

発明の数 1 審査請求 未請求

(全 5 頁)

②半導体装置の製造方法

②特

願 昭58-1858

22出

願 昭58(1983)1月10日

⑩発 明 者 荒木稔

東京都港区芝五丁目33番1号日 本電気株式会社内

①出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

個代 理 人 弁理士 内原晋

明 細 甞

発明の名称
半導体装置の製造方法

2. 特許請求の範囲

多結晶シリコンと高融点金属とのシリサイドを ゲート電極に含む半導体装置の製造方法に於て、 所定領域にゲート電極となるべき多結晶シリコン を形成する工程と、前記多結晶シリコンの側面に、 シリサイド化に対して非反応性膜を残存させる工程と、ゲート電極の多結晶シリコンの上面とソース・ドレイン領域の落板表面を罅出させる工程と、 全面に高融点金属膜を蒸着し、燃処埋に依って、 シリコンと前記金属の接した領域をシリサイド化 する工程とを含む事を将做とした半導体装置の製造方法。

3. 発明の詳細な説明

本発明は、ゲート電極を低抵抗材料で構成した

MOS型半導体袋體の製造方法に関するものである。

近年、MOS型半導体要體に於ては、シリコングート型のMOS半導体要體がよく知られており、広い範囲に応用されている。との特色は、ゲート電極をマスクとして、自己整合的に、ソース・ドレインを形成する目合せ方法のズレを見込む必要がなく、高速で高線である。また、ソース・ドレインの拡散層配線とゲート・多結晶シリコン電極のような配線と首にそれらを結験である。を結験する金属配線との多層配線が可能となり、医語度化した集積回路半導体装置になり、に、信頼性に於ても高められている。

一方、多結晶シリコン材料を用いた電極では、 単結晶に較べて抵抗が高くなるのが一般的で、高 速性を期待される装置に於ては、電極の抵抗が小 さくなる事が要求されている。この要求に答える ために、多結晶シリコンに注入される不純物の強 度を高める事が考えられるが、これには注入時間 がかかる上に不純物濃度が高くなって来ると、多 結晶シリコンをパターニングする時、通常の反応 性イオンエッチング技術を用いても、側面でのエ ッチングが進行し、パターニング精度がよくない 学が知られてかり、高集積、高速化を目指す事に 対して信頼性上問題となっている。

そこで次に、ゲート電極を金属シリサイドにする事が提唱され、実験も行なわれるようになって来た。この金属シリサイド電極にする事に依って、履抵抗を1~3 (1/口) 程度の低い抵抗にする事が容易になり、半導体装置を高速動作させる事が可能になって来たと言える。

しかし、その製造方法には、種々の方法があり、 検討されているが、ゲート電極だけのシリサイド 化だけではなく、ソース・ドレイン領域のシリサ イド化する方法として第1四に示すような従来の 方法があった。この方法で行なうと、ゲート・多 結晶シリコンをバターニングしてから、高融点金 属を被齎させて、熱処理するだけであるので、多 結晶シリコンと金属とのシリサイド化の時、シリ

熱処理に依って、シリコンと前配金属の接した領域のみをシリサイド化する工程を含む半導体装置の製造方法にある。

本祭明を説明するにあたり、前述した従来方法 について説明を加える事にする。第1図(a)~(e)に 従来方法の製造工程断面図を示す。第1図(4)は、 通常の選択酸化法で、P型シリコン基板1上に、 フィールド酸化膜(シリコン酸化膜)2があり、 トランジスタ領域にはゲート軟化膜となるべき海 い酸化膜3がある状態を示している。次に、多結 **晶シリコン膜を成長し、ゲート電極となるべき領** 域 4 を残として、他の多結晶シリコンを除去する。 その後、このゲート・多結晶シリコン4をマスク 化して、ソース・ドレイン領域上の酸化膜を除去 して、シリコン基板表面を露出させる。そして、 ソース・ドレインへの不純物として、例えばN単 不純物として、砒素をイオン注入法を用いて、注 入する。との時、ソ・ス・ドレイン領域に注入さ れると问時に、多結晶シリコンにも注入される。 その後適当な熱処理を行なって、不純物の活性化

コンと金属の共晶部が多結晶シリコン部だけでは なく、金属の領域まで拡がってしまい、その後の 金属をエッチング除去する時に、多結晶シリコン 部のパタ・ニングを精確に施こす事が出来す、ソ - ス・ドレインのシリサイド部とゲート電極のシ リサイド部が短絡したり、出来上っても静電破壊 を生じやすくなるなどの不都合があった。

本発明の目的は、これらの不都合を無くし、ソ - ス・ドレインのシリサイド部とゲート電極部の シリサイド部を完全分離し、歩留り良く、容易に 製造出来る製造方法を提供するものである。

本発明の特徴は、多結晶シリコンと高融点金属とのシリサイドをゲート電極に含む半導体装置の製造方法に於て、所定領域にゲート電極となるべき多結晶シリコンを形成する工程と、前記多結晶シリコンの側面に、シリサイド化に対して非反応性膜を残存させる工程と、ゲート・多結晶シリコンの上面とソース・ドレイン領域の基板表面を終出させる工程と、ソース・ドレイン不純物をたとえばイオン注入し、全面に高融点金属膜を蒸増し、

を行なってもよいが、結局、ソース・ドレイン 5,6 が形成される (第1 図(b))。不純物を砒素にした事に依り、活性化率が悪く、抵抗を高めている事になるが、これを解消するために、次のような工程を追加し、金属シリサイドを形成するのである

次に、全面に高触点金属膜7(例えばモリプデン、白金など)を、多結晶シリコン4やソース・ドレイン5、6の第出面を獲って、膜厚を例えば1000A程度被齎させ、熱処理を施とす、この熱処理は、それほど高温でなくてもよく、例えば500~600℃程度の熱処理で金属シリサイドを形成する事が出来る。この時、ゲート・多結晶シリコン4の側面もシリサイド化されるのであるが、ゲート酸化膜が薄くなって来ると、ソース・ドレイン5、6上のシリサイド化された領域がつながってしまった状態になる場合がある(第1図(c))。

その後、敏化膜上の金属は、そのままの状態で あるので、金属だけを、シリサイドを残として除 去する。この時、多結晶シリコン 4 を渡って、上

特節昭59-126672(3)

面にも側面にもシリサイド8(多結晶シリコンの シリサイド)が形成され、ソース・ドレイン上に は、単結晶シリサイド9、10が形成される事に なる。このよりになる事で、ゲート・多結晶シリ コン・シリサイド8、ソース・ドレイン上シリサ イド9、10で、ゲート電極とソース・ドレイン の履抵抗は低下する事が出来る。この時、ゲート 多結晶シリコン・シリサイド8とソース・ドレイ ン・シリサイド9、10と分離しているのは、ゲ - ト酸化腠厚の分離距離である(第1図(d))。 そ の後、酸化膜やリンガラス(PSG)のような絶縁 腹11を気相成長法等で成長させ、ソース・ドレ インやゲート、電極上へ所定のコンタクト孔を設 けて、アルミのような金属配線12を施とす事に 依って低抵抗シリサイド・ゲート・M U S 型半導 体装置が出来上るわけである(第1図(e))。

しかし、前述したように、シリサイド化の熟処理に於て、ゲートの多結晶シリコンのシリサイドとソース・ドレインのシリサイドがつながってしまうという不都合が生じて、歩留りが悪くなった

面に成長させる。この時シリコン鼠化膜は多結晶 シリコンの側面にも成長する事になる。そして、 次に、反応性イオン・エッチング法で、垂直方向 **にエッチングが進行する方法で、シリコン領化線** を除去すると、垂直方向にのみ優勢にエッチング されるためゲート・多結晶シリコン24の側面に 着いたシリコン選化膜は除去されないで残存する ことになり、ゲート・多結晶シリコス24の側面 のシリコン窒化膜25として存在する事になる。 このような方法には、シリコン鼠化膜の他にシリ コン酸化膜の気相成長膜に対して、反応性イオン エッチングを行なっても同じ効果をあげる事が出 来る。また、シリコン酸化膜のブルコールに溶解 したものを回転塗布する事に依って、側面に浮く 非反応性膜を形成する事も可能であり、この時エ ッチングに依って、ゲート多結晶シリコンの側面 に、この非反応性膜を残こす事が出来る方法であ れは、どの方法を用いてもよい(第2図印)。

その後、全面エッチングを行なって、ソース・ ドレイン上の彼化膜を除去し、ソースドレイン領 り、高速性のためゲート酸化膜を薄くする場合を どは、製造が困難になる事が予想される。

そこで、本発明の製造方法を用いれば、ゲート ・多結晶シリコンのシリサイドとソース・ドレイ ンのシリサイドとは完全に分離されて、信頼性の ある製造を行なり事が出来る。

本発明の製造方法は、ゲート・多結晶シリコンの側面に、例えばシリコン登化膜のような非反応性膜を形成し、残存させて、シリサイド化する事を特徴とするものである。

本発明の実施例の製造方法を、第2図に示す工程断面図に従って、説明する事にする。第2図に示す工は、従来例と同様に、P型シリコン基板21に、通常の選択酸化法を用いて、フィールド酸化膜22があり、トランジスタ領域には、ゲート絶縁膜となる。その後、ゲート絶縁度となるのき多結晶シリコン24をパターニングとなる。発存させ、全面にシリコン選化膜のような非反応性膜25を、多結晶シリコン24の側面にだけ残とす。この方法として、シリコン選化度を全

域の基板表面を露出させる。次に、N型不純物と して、砒素のイオン注入を行なって、ソース・ド レインをN型にするのと同時に、多結晶シリコン 24の中へも注入し、N型にする。その後、活性 化のために熱処理を施として、ソース、ドレイン 26.27を形成する。次に、全面に高触点金属 膜28(例えばモリプデンや白金)を約1000A程 度蒸着する。そして、全面を比較的高質量のイオ ン(例えば砒素)を注入する事に依って、金属と シリコンを混ぜ合わせる操作を行なり。これは、 高質量のイオンをエネルギ-を高くして注入する 事に依って、金属に衝突させる事に依って、多結 晶シリコン中へ金属を注入して、混ぜ合わせて準 シリサイドを形成する。この工程によりシリサイ ド化が完全に逐行される(第2図(c))。シリコン の露出している所と金属の接している所に於ては、 前の方法で、準シリサイド化を行ないその後、比 較的低温(500~6000)で熟処理を施とす事に依 って、完全シリサイド化を行なり。ゲート多結晶 シリコン24の上面に、ゲート・多結晶シリコン ` ・シリサイド29が出来、ソース・ドレイン上には、単結晶シリサイド30,31が出来る。この時、ゲート・多結晶シリコンの側面には、シリコン銀化膜25が残存するために、この部分にはシリサイドは形成される事はない。また、スース・ドレインとゲート・多結晶シリコンの上面との距離がゲート電極の腹厚分あるため、シリサイドのつながりが生じなくなっている(第2図(d))。次に、通常のリンガラス(PSG)のような絶験膜32を気相成長法を用いて成長し、所定のコンタクト孔を設けて、アルミ金属配線33を施とす事に依って低抵抗ゲート電極・MUS型半導体装置を得る事になる(第2図(e))。

以上説明したように、本発明は、ゲート・多結 晶シリコンの側面にシリサイド化に対しての非反 応性膜を形成し、ソース・ドレイン領域とゲート ・多結晶シリコンの上面を鮮出し、ソース・ドレ イン不純物を注入した後、高融点金属を蒸着し、 熱処理に依って、シリサイド化する事を特徴とし、

イド、25……シリコン窒化膜、11,32…… リンガラス、12,33……アルミ配線。

代理人 弁理士 内 原



ソ - ス・ドレインのシリサイドとゲート・多結晶 シリコンのシリサイドの距離を離す事に依って、 シリサイドがつながって短絡するような不都合を 解消させた半導体装置の製造方法である。

ことでは、Nチャネル型のトランジスタについて述べてあるが、この方法は、Pチャネル型トランジスタに於ても同様に可能であり、さらには相補型トランジスタにも応用出来る事は習りまでも


4. 図面の簡単な説明


第1図は、従来の半導体装置の製造方法を示す 製造工程断面図、第2図は、本発明の実施例の製 造方法を示す製造工程断面図である。


尚、図において、


1.21……シリコン基板、2,22……フィールド酸化膜、3,23……ゲート酸化膜、4,24……多結晶シリコン、5,6,26,27……ツース・ドレイン領域、7,28……高融点金属、8,9,10,29,30,31……シリサ


特周昭59-126672(5)




























第 2 図